Почему? Пусть PCI-e работает на немного повышенной частоте. Кроме SATA, проблем ни с чем быть не должно.Цитата
luckylamer
замена кварца без редакции делителей PLL для PCI-E шины ничего не даст. с NB тоже скорее всего будут проблемы.
Скорее всего, стрепов здесь нет. Это "одночастотная" платформа, работа её с другими частотами шины, кроме 100 МГц, не планировалась (или я ошибаюсь?).Цитата
если кварц поставить на 33Мгц можно надеяться на strap. исходный биос амишный скоре всего он там прописан, если асус не вырезала.
Нет. Это бит в структуре CPUID, который (в моём понимании) является индикатором поддержки управления множителем. Тем самым, который мы тут изменяли в регистре D18F3xD4. Этот бит равен 1, т.е. управление работает. В чём мы и убедились. А внутреннего клокгена в Brazos нет (зачем он, если асусовские китайцы в этот аппарат аж 5 кварцев запихнули :)), но должен быть какой-то входной PLL или простой умножитель частоты на 4. В Сети бродит схема (правда, с рядом пустых листов) от Acer Iconia W500 на C-50. Там видно, что у APU есть две пары дифференциальных входов тактовых частот - CLKIN_H/L и DISP_CLKIN_H/L. Правда, страница со схемой узла, от которого они идут - как раз пустая :). Меня здесь больше беспокоит их "дифференциальность": типовой кварцевый генератор с 4 ножками такие сигналы ведь не выдаёт...Или они просто CLKIN_L, например, на "землю" посадили?Цитата
что делает "100MHzSteps: 100 MHz multiplier Control. Value: 1.", может быть включает внутренний клокген, вместо внешнего.
А что изменять в BIOS предлагаете? Чего бояться-то?Цитата
и еще похоже без программатора делать нечего, а "настоящих буйных" здесь маловато.
Я читаю и не понимаю - в документации нет таких пунктов и картинки. Только сейчас смекнул - Вы же не тот мануал смотрите! "Наши" процессоры - Family 14h, а то, о чём Вы говорите - в документации по Family 12h.Цитата
luckylamer
"2.11.4.3.3 Link Speed Changes
Link speed changes can only occur on Gen2 capable links. To verify that Gen2 speeds are supported verify
D[8:2]F0x64[LinkSpeed]==02h.
2.11.4.3.3.1 Software Initiated Link Speed Changes
The following programming sequence describes a software initiated speed change from Gen1 to Gen2:
1. Verify D[8:2]F0xE4_xA4[LcGen2EnStrap]==1. If LcGen2EnStrap is not 1, program it to 1."
кстати на 127 стр интересная схема. а дифф. пара она же для минимизации искажений при передаче линка.
Только очень длинная, и поэтому никто в ней ничего не читает, кроме первой и последней страниц :).Цитата
Xenum
Приветствую всех! Тема отличная
Потому, что в Optimus становится активной другая DSDT, независимая от первой. Подробности - здесь.Цитата
В режиме Optimus SHE переключается только на исходные частоты. Если у кого-нибудь есть какие-нибудь мысли почему так происходит - буду рад услышать.
Большое спасибо за разъяснение. Правка второй DSDT принесла плоды.Цитата
vve
Только очень длинная, и поэтому никто в ней ничего не читает, кроме первой и последней страниц :).Цитата
Xenum
Приветствую всех! Тема отличная
Потому, что в Optimus становится активной другая DSDT, независимая от первой. Подробности - здесь.Цитата
В режиме Optimus SHE переключается только на исходные частоты. Если у кого-нибудь есть какие-нибудь мысли почему так происходит - буду рад услышать.
Цитата
vve
По просьбам владельцев 1215B (с генератором), сделал две сборки версии 0503 с частотой шины 109...110 МГц в SPM (значение регистра 10 равно B5): с такой же частотой в HPM и с оригинальной частотой в HPM (100 МГц, значение A5).
Проверьте. Если всё соответствует - выложим в шапку.
Если Вы имеете в виду частоту, на которой работает память с неразогнанным процессором, то нет.Цитата
noMaster
А данными средствами можно изменить в биосе тайминг памяти по-умолчанию?
Что значит - "положенных"? Частота памяти определяется не тем, что на ней написано, а платформой, в которую она всталена. На этой платформе частота определяется частотой FSB процессора, которая равна 133 МГц. Частота DDRII = 4 * частоту FSB = 533 МГц.Цитата
У меня asus 1000HE, поставил память kingston kvr667d2s5/2g вместо стандартной от hynix. При запуске на экране bios определяет ее как 533Mhz 4CL вместо положенных 667Mhz 5CL.